文章目录

• 一、硬件设计
• 二、软件设计
• 三、运行成果

一、硬件设计

建立新项目（步骤与 EDA 设计时一样）

启动 Platform Designer 后，点击 File-save，如图 1.7 所示，在文件名中填写为 kernel
后点击 OK，如图 1.3 所示；。

在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项，如图 1.5。

d. 在”Advanced Features”标签栏中保持默认设置，如下图所示：

f. 在”JTAG Debug Module”标签栏中保持默认设置（注意勾选 Include JTAG Debug），
如下图所示。

将 nios2_qsys_0 重命名为 cpu，点击”Rename”即可重新命名，操作完成后如图 1.16
所示

② 添加 jtag uart 接口。jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过
内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符
流通信。
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 jtag 找到”JTAG UART ”，
然后点击 Add。

c. 返回”System Contents”标签栏可以看到新加入的”JTAG UART”核。在”Name”
列中将 jtag-uart_0 重命名为 jtag-uart。
d. 进行 clk、reset 以及 master-slave 的连线，完成后如图 1.15 所示。
e. 进行中断 irq 连线。

③ 添加片上存储器 On-Chip Memory(RAM)核
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 On Chip 找到”On-Chip
Memory(RAM or ROM)”后点击 Add

c. 返回”System Contents”标签栏可以看到新加入的”On-Chip Memory”核。在”Name”
列中将 onchip_memory2_0 改名为 onchip_ram。
d. 进行时钟、数据端口、指令端口的连接，连接后如下图所示

④ 添加 PIO 接口
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 pio 找到”PIO”后点击
Add。

c. 返回”System Contents”标签栏可以看到新加入的”PIO”核。在”Name”列中将
pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
d. 进行时钟、数据端口、指令端口的连接，连接后如下图所示。

⑤ 添加片 System ID Peripheral 核
a. 从下图左侧”Component Library”标签栏中的查找窗口输入 sys 找到” System ID
Peripheral”后点击 Add。

4) 完成 Qsys 设计的后续工作
）基地址分配：点击 PD 主界面菜单栏中的”System”下的”Assign Base Addresses”。
如下图所示：

（3）指定 NIos II 的复位和异常地址：从”System Contents”标签栏
双击建立好的 cpu 进入 Nios II Processor 的配置界面，配置 Reset Vector 和 Exception
Vector 为””onchip_ram.s1”，点击 Finish。下图所示：


（5）在原理图(BDF)文件中添加 PD 生成的系统符号，如图 1.36 在空白处双击将已生
成的 kernel （D:sopcworkshello_ledkernel 目录下如图 1.32）加入 top_level.bdf 中。如下
图所示：

②选中该文件后，点解 OK 按钮加入 kernel.qip 文件，如下图

（3）将管脚”inclk0”改名为 clock，管脚”reset_reset_n”改名为 reset_n，
管脚 out_led_export[7…0]改为 out_led[7…0]。如下图所示：

（2）进行 unused pin 设置，可能会收到外部信号的干扰，将未用引脚设置为 As
input tri-stated。


图 1.47 创建工程
（2）点击后出现下图，在”SOPC Information File name”窗口中选择 kernel.sopcinfo
文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在”Project
name”输入”hello_world,”Project template”选择 Hello_World。点击 Finish。

4）修改程序

来源：EPCCcc