计算机组成原理
课程提要
- 数据的表示 ：进制转换，原码
- 计算机结构：寄存器划分！基本特性！
- Flynn分类法：计算机分为四种
- CISC与RISC：指令集，区分两者特点
- 流水线技术
- 存储系统：概念，计算
- 总线系统：分类，概念
- 可靠性
- 校验码：作用，常见的种类，特点，运算过程，编码解码过程
数据的表示
进制的转换
按权展开法
十进制转R进制使用短除R法：结果由下到上写出
二进制转八进制：三位一组
二进制转十六进制：四位一组
原码，反码，补码，移码
| 数值1 | 数值-1 | 1-1 | |
|---|---|---|---|
| 原码 | 0000 0001 | 1000 0001 | 1000 0010 |
| 反码 | 0000 0001 | 1111 1110 | 1111 1111 |
| 补码 | 0000 0001 | 1111 1111 | 0000 0000 |
| 移码 | 1000 0001 | 0111 1111 | 1000 0000 |
| 整数 | ||
|---|---|---|
| 原码 | -(2(n-1)-1)~2(n-1)-1 | -127~127 |
| 反码 | -(2(n-1)-1)~2(n-1)-1 | -127~127 |
| 补码 | -2(n-1)~2(n-1)-1 | -128~127 |
浮点数运算
计算机结构
| 主机 | ||
|---|---|---|
| CPU | 运算器 | 算术逻辑单元ALU，累加寄存器AC，数据缓冲寄存器DR，状态条件寄存器PSW |
| 控制器 | 程序计数器PC，指令寄存器IR，指令译码器，时序部件 | |
| 主存储器 |
计算机体系结构分类–Flynn
| 体系结构类型 | 结构 | 关键特性 | 代表 |
|---|---|---|---|
| 单指令流单数据流SISD | 一个控制部分、一个处理器、一个主存模块 | 单处理器系统 | |
| 单指令流多数据流SIMD | 一个控制部分、多个处理器、多个主存模块 | 各处理器以异步的形式执行同一条指令 | 并行处理机，阵列处理机，超级向量处理机 |
| 多指令流单数据流MISD | 多个控制部分、一个处理器、多个主存模块 | 被证明不可能，至少是不实际，只是理论上的 | 目前没有，有文献称流水线计算机为此类 |
| 多指令流多数据流MIMD | 多个控制部分、多个处理器、多个主存模块 | 能够实现作业、任务、指令等各级全面并行 | 多处理机系统，多计算机 |
CISC与RISC
考查方式：哪种不是CISC/RISC的特点
掌握：两者的区别
| 指令系统类型 | 指令 | 寻址方式 | 实现方式 | 其他 |
|---|---|---|---|---|
| CISC(复杂) | 数量多，使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术(微码) | 研制周期长 |
| RISC(精简) | 数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有Load/Store操作内存 | 支持方式少 | 增加了通用寄存器，硬布线逻辑控制为主，适合采用流水线 | 优化编译，有效支持高级语言 |
流水线
考察计算问题，
掌握基本概念，基本计算公式
流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。
流水线计算
- 流水线周期为执行时间最长的一段
- 流水线计算公式为：一条指令执行时间+(指令条数-1)*流水线周期
- 理论公式：(t1+t2+…+tk)+(n-1)*△t
- 实践公式：(k+n-1)*△t
流水线计算例题
若指令流水线把一条指令分为取指，分析和执行三部分，且三部分的时间分别为2ns,2ns,1ns。那么，流水线周期是多少00条指令全部执行完毕需要的时间是多少/p>
流水线周期为2ns
理论：（2+2+1）+99*2=203
实践：k=3,计算出204
首先用到理论公式，第二选择才是实践公式。
流水线吞吐率计算
是指在单位时间内流水线所完成的任务数量或输出的结果数量。
TP=指令条数/流水线执行时间 如上例题：100/203
流水线最大吞吐率：TPmax=Lim n/((k+n-1)*△t)=1/△t
流水线的加速比
完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。
S=不使用流水线执行时间/使用流水线执行时间
如上例题：500/203
流水线的效率
指流水线的设备利用率。在时空图上，流水线的效率定义为n个任务占用的时空区与k个流水段总的时空区之比
E=n个任务占用的时空区/k个流水段的总的时空区=T0/KTk
存储系统
层次化存储结构
| 快 | CPU | 寄存器 |
|---|---|---|
| 速度↑ | Cache /M K | 按内容存取 |
| 速度↑ | 内存(主存)/G | |
| 慢 | 外存(辅存) | 硬盘、光盘、U盘等 |
Cache的基本概念
功能：提高CPU数据输入输出的速率，突破冯·诺依曼的瓶颈，即CPU与存储系统间数据传送带宽限制
在计算机的存储系统体系中，除了寄存器，Cache是访问速度最快的层次
使用Cache改善系统性能的依据是程序的局部性原理
公式：
如果以h代表对Cache的访问命中率，t1表示Cache的周期时间，t2表示主存储器周期时间，以读操作为例，使用”Cache+主存储器”的系统平均周期为t3,则：t3=h*t1+(1-h) *t2
其中，(1-h)又称为失效率（未命中率）
局部性原理
主存
分类
| 随机存取存储器RAM | DRAM-动态RAM |
|---|---|
| SPAM-静态RAM | |
| 只读存储器ROM | MROM掩模式ROM |
| PROM一次可编程ROM | |
| EPROM可擦除的PROM | |
| 闪存存储器 |
编址
内存地址从AC000H到C7FFFH,共有(1)个地址单元，如果该内存地址按字(16bit)编址，由28片存储器芯片构成。已知构成此内存的芯片每片有16K个存储单元，则该芯片每个存储单元存储(2)位
(1)C7FFFH+1-AC000H=1C000H=112K
(2)112*16/28 *16 *x=1 x=4
磁盘结构与参数
存取时间=寻道时间+等待时间（平均定位时间+转动延迟）
例题
（33+3）*10+6；
校验码
循环校验码CRC
可以检错不能纠错
模2除法，异或运算
结果为：11001010101 0011
将结果与11011进行模2运算余数为0才行。
来源：花开花落源几时
声明：本站部分文章及图片转载于互联网，内容版权归原作者所有，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！