基于 NIOSII 软核的流水灯实验

目录

  • 一、硬件设计
    • 1.建立新项目
    • 2.进行 Qsys 系统设计
    • 3.进行逻辑连接和生成管脚
    • 4.芯片引脚设置
    • 5.编译工程
    • 6.分配物理针脚
  • 二、软件设计
    • 1.启动 Nios II SBT
    • 2.创建工程
    • 3.修改程序
    • 4.编译工程
  • 三、运行项目
    • 1.配置 FPGA
    • 2.运行/调式程序

实验目的:
1.学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作;
2.初步了解 SOPC 的开发流程,基本掌握 Nios II 软核的定制方法;
3.掌握 Nios II 软件的开发流程,软件的基本调式方法。
实验环境:
硬件:PC 机、DE2-115 FPGA 实验开发平台;
软件:Quartus II、Platform Designer、Nios II SBT
参考资料:利用Quartus-II进行仿真实验

一、硬件设计

1.建立新项目

和之前一样建立项目。

基于 NIOSII 软核的流水灯实验
ctrl+s先保存一波,文件名为kernel,路径默认。
基于 NIOSII 软核的流水灯实验
在Library中搜索
①Nios II Processor并添加(Add)
基于 NIOSII 软核的流水灯实验
选项保持默认。
然后将加入的器件重命名(Rename)为
③On-Chip Memory(RAM or ROM)
基于 NIOSII 软核的流水灯实验
选项基本默认,这个地方需要注意
  • Width 为 8bits,Direction 选择 output。
    然后将加入的器件重命名(Rename)为
    ⑤System ID Peripheral
    基于 NIOSII 软核的流水灯实验
    • 点击 PD 主界面菜单栏中的”System”下的分配基地址(Assign Base Addresses)
    • 双击clk_0设置时钟为50MHz(默认是这么多);
    • pio_led的Export设置为led_out(图上部分);
    • jtag_uart中断(IRQ)那边设置为0。
    • cpu的配置(双击cpu进行配置) Reset Vector 和 Exception Vector 为
      基于 NIOSII 软核的流水灯实验
      基于 NIOSII 软核的流水灯实验
      基于 NIOSII 软核的流水灯实验
      基于 NIOSII 软核的流水灯实验

      (3)将管脚”clk_clk”改名为 clock,管脚”reset_reset_n”改名为 reset_n,管脚 out_led_export[7…0]改为 out_led[7…0]。

      基于 NIOSII 软核的流水灯实验
      然后进行 unused pin 设置,可能会收到外部信号的干扰,将未用引脚设置为 As input tri-stated
      基于 NIOSII 软核的流水灯实验

      5.编译工程

      回到 Quartus II 主界面后保存并编译项目。

      基于 NIOSII 软核的流水灯实验
      完成后关闭 Pin Planner,回到 Quartus Prime 主界面后再次编译项目。至此完成项目的硬件设计。

      二、软件设计

      1.启动 Nios II SBT

      点击 Tools——》Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse

      基于 NIOSII 软核的流水灯实验

      2.创建工程

      建立新的软件应用。

      基于 NIOSII 软核的流水灯实验
      基于 NIOSII 软核的流水灯实验

      4.编译工程

      右键单击项目名称,在弹出的菜单中选择 Build Project,也可以点击Project——》Build

      基于 NIOSII 软核的流水灯实验

      三、运行项目

      1.配置 FPGA

      2.运行/调式程序

      来源:管它的

      声明:本站部分文章及图片转载于互联网,内容版权归原作者所有,如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢!

  • 上一篇 2021年3月21日
    下一篇 2021年3月21日

    相关推荐