文章目录

• 为什么要使用Makefile
• Makefile的编写
• • Make 工作原理
  • Makefile的规则

为什么要使用Makefile

简单来说，当我们写一个稍微大一些项目的时候，如果我们要执行一个程序那得编译很多个文件并且还得链接起来，如果没有Makefile我们就得一个一个编译一个一个链接那真的是又臭又长（而且还会经常写错），而Makefile就能够很好的解决这个问题，所以说掌握好Makefile的编写是很有必要的

Makefile的编写

程序的编译和链接

• 使用C、C++编写可执行程序，首先要把源文件编译成中间代码文件，Linux下是 .o 文件，即 Object File，这个动作叫做编译（compile）。然后再把大量的Object File合成执行文件，这个动作叫作链接（link）。

• 一个项目，拥有成百上千的源程序文件，编译链接这些源文件都是由规则的，Makefile闪亮登场！Makefile确定整个工程的编译规则,只需要一个make命令，就可以实现“自动化编译”。make是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。

Make 工作原理

通常在一个项目里，我们的规则是：
1）如果这个工程没有编译过，那么我们的所有C文件都要编译并被链接。
2）如果这个工程的某几个C文件被修改，那么我们只编译被修改的C文件，并链接目标程序。
3）如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的C文件，并链接目标程序。

其实就是智能的识别哪些编译链接需要做，哪些不用做避免不必要的时间消耗

只要我们的Makefile写得够好，我们只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。

Makefile的规则

target … : prerequisites …

command
…
…

---

target：也就是一个目标文件，可以是ObjectFile，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，暂不叙述。

prerequisites：要生成那个target所需要的文件或是目标。

command：也就是make需要执行的命令。（任意的Shell命令）

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。说白一点就是说，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。这就是Makefile的规则。也就是Makefile中最核心的内容。

一个范例：

下面是我写的整体例子

运行效果

文章知识点与官方知识档案匹配，可进一步学习相关知识CS入门技能树Linux入门初识Linux24720 人正在系统学习中

来源：CAccept